用户名: 密码:    忘记密码   注册   在线充值
备有高速信息包数据输入的半导体存储器  
 【申请号】  CN00126345.5  【申请日】  2000-09-07
 【公开号】  CN1303103  【公开日】  2001-07-11
 【申请人】  三菱电机株式会社  【地址】  日本东京都
 【共同申请人】  
 【发明人】  ∴野光纪;平山和俊;山崎恭治
 【国际申请】    【国际公布】  
 【进入国家日期】  
 【专利代理机构】  中国专利代理(香港)有限公司  【代理人】  杨凯;叶恺东
 【分案原申请号】  
 【国省代码】  JP
 【摘要】  在测试模式时,半导体存储器(1)根据从测试器输入的时钟信号,利用测试时钟变换电路和DDL电路(16)发生高速的内部时钟。将内部时钟供给对以信息包形式供给的数据进行串并变换的多个串并变换电路(18、20)和对串并变换电路(18、20)的输出进行译码并对DRAM核心(26)输出ACT等指令的接口电路(22)。另外,内部信息包发生电路利用内部时钟高速地发生测试用信息包信号。因此,不从外部输入高速的信息包信号也能用低速测试器进行工作确认。
 【主权项】  权利要求书 1.一种半导体存储器,其特征在于备有: 接收从外部供给的时钟信号,在测试模式时发生具有上述时钟信号 以上频率的内部时钟信号的测试时钟发生电路(10、16); 在上述测试模式时,根据上述内部时钟,发生信息包形式的上述地 址信号及上述指令信号的内部信息包发生电路(30); 在通常模式时,从外部接收信息包形式的上述地址信号及上述指令 信号,在上述测试模式时,从上述内部信息包发生电路接收信息包形 式的上述地址信号及上述指令信号,将分别包含在上述地址信号及上 述指令信号中的按时序串行输入的多个数据重新排列成并行的多个数 据后输出的串并变换电路(18、20); 接收上述串并变换电路的输出并进行译码,输出与上述地址信号及 上述指令信号相对应的控制信号的接口电路(22);以及 根据上述接口电路的输出进行存储工作的存储电路(26)。
 【页数】  31
 【主分类号】  G11C11/4063
 【专利分类号】  G11C11/4063;G11C11/413;G11C7/00
   推荐下载阅读CAJ格式全文 查询法律状态
(不支持迅雷等加速下载工具,请取消加速工具后下载。)

 


专利产出状态分析  
本领域科技成果与标准  
发明人发表文献
申请机构(个人)发表文献
本专利研制背景
本专利应用动态
所涉核心技术研究动态
京 ICP 证 040431 号 网络出版服务许可证 (总)网出证(京)字第 271 号经营性网站备案信息 京公网安备 11010802020460 号
© 2010-2017 中国知网(CNKI) 《中国学术期刊(光盘版)》电子杂志社有限公司 KDN 平台基础技术由 KBASE 11.0 提供
服务热线:400-810-9888 订卡热线:800-810-6613
在线咨询:http://help.cnki.net 客服中心:http://service.cnki.net 电子邮件:help@cnki.net
可信网站 诚信网站